何が起きたか — IBMが「1nm未満」を実証
2026年6月25日、IBMが「世界初の1ナノメートル未満（sub-1nm）チップ技術」を発表しました。リリースの見出しは「IBM Debuts World's First Sub-1 Nanometer Chip Technology」（ニューヨーク州ヨークタウンハイツ発）（IBM Newsroom, 2026/06/25）。
技術名は「nanostack（ナノスタック）」。0.7nm（7オングストローム＝7Å）世代にあたり、爪サイズのチップに約1,000億個のトランジスタを集積したとしています。これは2021年に発表した自社の2nmチップの約2倍の密度です（出典: IBM Newsroom）。
「ナノメートルの時代を越え、原子のスケールへと技術を押し進めている。新しいnanostackアーキテクチャでは、単に小さなトランジスタを作るのではなく、チップの作り方そのものを再発明している」——IBM ResearchのディレクターでIBMフェローのJay Gambetta氏はそうコメントしています（PRNewswire（全文））。
ただし、最初に3つの前提を押さえておきたいところです。これを外すと数字を誤読します。
- 「0.7nm」は物理寸法ではなく“世代ラベル”。IBM自身が「ノードは製造技術の世代を指すもので、正確な物理寸法ではない」と明記しています（配線の実際の幅が0.7nmという意味ではありません）。
- 買える製品ではなく研究実証。実演されたのは“完成チップ”ではなく、後述する作り方の構成要素です。
- 量産は「早くて約5年後」。IBMは2021年の2nmチップも、量産普及は10年近くかけてようやく——という時間軸を引き合いに出しています（出典: IBM Research blog）。
nanostackとは — 「横」ではなく「縦」に積む
これまでの微細化は、平面上でトランジスタを横に小さくする競争でした。それが物理的限界に近づいたため、IBMは発想を変えて縦（3次元）に積む方向へ進みました。
nanostackは、IBMいわく「業界初とされる3次元・ナノシート型の設計」。トランジスタを縦に積み、互い違いに配置（stack and stagger）し、「3D逐次集積（3D sequential integration）」で密度を稼ぎます。各層で異なるチャネル材料を使えるため、N型（NFET）とP型（PFET）の性能を独立に最適化できるのが肝です（IBM Research blog）。
今回“実演”されたのは、完成チップではなく次の**構成要素（building blocks）**です（出典: IBM Newsroom）。
- CMOS集積における極薄誘電体ボンディング（ultra-thin dielectric bonding）
- デュアルチャネル（NFET/PFET）エンジニアリングの実証
- 期待どおりのスイッチング動作を示した機能するCMOSインバータ
IBMはこれを「nanostackが物理的に作れて、実際の計算を支えられることの証明」と位置づけています。つまり「設計図とパーツが動いた」段階で、量産チップが棚に並んだわけではありません。
- ·nanostack/ナノシートの発明・特許
- ·Albany研究アライアンス＋設計(Telum/Power)
- ·自社では量産しない（2015年に製造売却）
- ·ASML：High-NA EUV（鍵となる技術）
- ·Lam Research・東京エレクトロン・SCREEN
- ·オングストローム世代で重要性が増す
- ·TSMC・Samsung・Intelがファウンドリで実装
- ·Rapidus：IBM 2nmをライセンス(2027量産目標)
- ·150名超がAlbanyで研修
数字で見るnanostack（すべてIBM公表値）
公式に開示された主要数値を整理します。いずれもIBMの公表値・投影値であり、独立に測定されたものではない点に注意してください（出典: IBM Newsroom / PRNewswire, 2026/06/25）。
| 指標 | 値 | 補足 |
|---|---|---|
| 世代ノード | 0.7nm（7Å） | 物理寸法ではなく世代ラベル |
| トランジスタ数 | 約1,000億個 | 爪サイズのチップに |
| 密度 | 2nm（2021）の約2倍 | 「nearly twice / roughly double」 |
| 性能 or 効率 | 最大+50% または +70% | 性能と効率は“どちらか”の代替目標（同時ではない） |
| SRAMスケーリング | 40% | VLSI 2026で発表 |
ひとつ細かい但し書きを。IBMの原文では「最大（up to）」が掛かるのは**+50%の性能側で、効率は「70%」と表現されています。そして性能と効率は同時に達成される値ではなく、設計目標としての“どちらか”**です。盛って読まないようにしたい部分です。
2021年の2nmからの距離 — IBMの実績で測る
この5年でどれだけ進んだのか。IBM自身の節目で測ると分かりやすくなります。
- 2021年5月: 世界初の2nmナノシート（GAA）チップを発表。爪サイズに最大500億トランジスタ、7nm比で性能+45%または電力-75%。Albanyで300mmウェハー・EUVを用いて製造（IBM Newsroom, 2021）。
- 2026年6月: 0.7nm nanostackで約1,000億トランジスタ（2nmの約2倍密度）。
トランジスタの“横の微細化”を“縦の積層”で継いだ格好です。なお、IBMが2017年に発明したGAAナノシートは、その後Samsung（2022年に量産先行）、TSMC（N2世代）、Intel（RibbonFET）に採用されており、IBMの研究が業界標準の源流になってきた経緯があります（各社発表・報道）。nanostackも同じ道をたどるのか——そこが論点です。
誰が儲けるのか — IBMは2015年に「製造」から降りている
ここがStockCode的にいちばん大事な論点です。IBMは2015年に半導体の量産部門をGlobalFoundriesへ売却しており、自社で先端チップを量産していません。では、この発表で“恩恵”はどこへ向かうのか。IBMの稼ぎ方は次のように分散します。
| 役割 | 担い手 | 中身 |
|---|---|---|
| 研究・IP | IBM | ナノシート/nanostackの発明・特許、Albany研究アライアンス、設計（Telum/Power）、技術移転 |
| 製造（ファウンドリ） | TSMC・Samsung・Intel | GAA／次世代3D積層級ノードの実際の量産。IBM由来IPの実装先 |
| 製造装置 | ASML・Lam Research・東京エレクトロン・SCREEN | IBMがリリースで“名指し”した協業先。露光・成膜・洗浄など |
| 技術移転（受託） | Rapidus（日本） | IBM 2nmをライセンス。2027年の2nm量産を目標、150名超の技術者をAlbanyで研修 |
IBMがリリースで名指しした装置の協業先はASML（High-NA EUV）、Lam Research、東京エレクトロン、SCREEN Semiconductor Solutions。とくにHigh-NA EUV（ASML）は、0.7nm／オングストローム世代を可能にする“鍵となる技術”と位置づけられています（出典: IBM Newsroom）。なお報道ベースでは、High-NA EUV装置は1台あたり約3.8億ドルとされ、Intelが初の顧客として14A（1.4nm級）の試作を2027年頃に予定しているとされます（[TrendForce ほか, 2025–2026]）。
つまり「IBMの発表＝IBM株の話」ではありません。**装置（ASML・日本勢）／ファウンドリ（TSMC・Samsung・Intel）／受託（Rapidus）**へ、恩恵は薄く広く分散するというのが、一次情報から読める構図です。
過熱に注意 — 投影値と分類ラベル
ニュースが派手なときほど、投影値（projection）と測定値（measured）、公式と分析筋の解釈を分けておきたいところです。
- AI処理性能（TOPS）: IBM Research blogは「7Åチップは今日のAIアクセラレータの約6倍、約9,000 TOPS（対して現状約1,500 TOPS）」と紹介。一方、IBM Newsroom由来の報道では約7,000 TOPSとIBMの2つの公式媒体で数字が食い違っています。いずれも将来の投影値で、測定結果ではありません。
- 学習時間: 「巨大フロンティアAIの学習が約3カ月→数週間に」というのも例示的な投影です。
- CFETという呼び方: 技術メディアはnanostackをIBMの“逐次型CFET”と整理しますが、IBMはリリースでCFETという語を使っていません（IntelやSamsung/TSMCが志向する“モノリシック型”との対比で語られます）（IEEE Spectrum）。
- 密度やロードマップの年数: 「約382〜548 MTr/mm²」「ムーアの法則を10〜15年延ばす」といった数字は、いずれも分析筋の推計・見解であり、IBMの公表値ではありません（MIT Tech Review）。
数字の出所（IBM公式か／分析筋か／投影か測定か）を毎回確認するのが、過熱した半導体ニュースを冷静に読むコツです。
日本への含意 — 装置とRapidus
日本にとっての接点は2つあります。ひとつは製造装置。IBMが名指しした東京エレクトロン（8035）やSCREENに加え、検査・計測のアドバンテスト（6857）・レーザーテック（6920）、後工程のディスコ（6146）など、オングストローム世代・3D積層が進むほど装置・検査の重要性は増します（ただしディスコはIBMに名指しされておらず、関わりは後工程パッケージング等を介した間接的なものです）。日本勢が「チップは作れなくても作る装置で稼ぐ」構図は「チップは作れなくても、作る機械は日本」で解説しています。
もうひとつがRapidus。IBMの2nmをライセンスし、2027年の2nm量産を目標に掲げる日本の新興ファウンドリで、150名超の技術者がAlbanyで研修を受けてきました（IBM Newsroom, 2024）。nanostackのような次世代研究が、将来どの製造パートナーに渡るのか——そこに日本の半導体再興の論点も重なります。いずれも個別銘柄の売買を勧めるものではありません。
まとめ
- IBMが2026年6月25日、「世界初の1nm未満」nanostack（0.7nm/7Å）を発表。爪サイズに約1,000億トランジスタ（2021年2nmの約2倍密度）、2nm比で性能最大+50%または効率+70%、SRAM 40%スケーリング（出典: IBM Newsroom/PRNewswire）。
- ただし**「0.7nm」は世代ラベルで物理寸法ではなく**、実演されたのは構成要素（CMOSインバータ等）の研究実証。量産は「早くて約5年後」。TOPSなどの派手な数字は投影値で、IBMの2媒体でも食い違う。
- IBMは2015年に製造から撤退済み。恩恵は**装置（ASML・東エレク等）／ファウンドリ（TSMC・Samsung・Intel）／受託（Rapidus）**へ分散する。StockCodeは将来の株価・売買タイミングを示しません。
本記事は情報提供のみを目的とし、特定の銘柄の売買や投資手法を推奨するものではありません。記載の数値はIBMの公表値・投影値や各社発表・報道に基づく出典時点の情報で、独立に測定されたものとは限りません。将来の株価・業績を予測するものではなく、投資判断はご自身の責任で行ってください。
- nanostackは『横の微細化』が限界に近づく中での『縦の積層』。爪サイズに約1,000億トランジスタ（2nmの約2倍）はIBM公表値。
- 『0.7nm』は世代ラベルで物理寸法ではない。実演は構成要素の研究実証で、量産は早くて約5年後。TOPS等の派手な数字は投影値。
- IBMは2015年に製造から撤退。恩恵は装置(ASML・日本勢)/ファウンドリ(TSMC・Samsung・Intel)/受託(Rapidus)へ分散する。将来の株価・売買タイミングは示さない。